Analog & Mixed-Signal
IC Design — thực chiến

Con switch lấy mẫu ở đầu mỗi ADC hay trong switched-cap filter chỉ là một MOSFET, mà MOSFET đóng thì kèm điện trở Ron còn mở thì hắt điện tích lên tụ, đủ để làm sai giá trị mình vừa giữ. Mình dựng lại Ron, charge injection và clock feedthrough bằng số thật BSIM3 180nm trên con SAR ADC 10-bit của blog, rồi nhận ra thủ phạm không nằm ở pedestal 0.38 LSB người ta hay lo, mà ở chỗ Ron của switch phình lên hàng kiloohm khi tín hiệu lớn, rồi NMOS tắt hẳn nên gần nửa trên của dải 1.8 V coi như không lấy mẫu được.

Nhiều lúc mình lấy Cgs ≈ CoxWL cho gọn rồi tính GBW hay pole, mà quên rằng con số đó chỉ đúng ở đúng một vùng hoạt động. Bài này tra thẳng CGS, CGD, CGB thật từ LUT BSIM3 180nm (cùng dữ liệu nuôi gm/ID Calculator) để đo đúng con số đổi bao nhiêu qua cutoff/saturation/triode, kèm mạch tương đương tần số cao dùng để phân tích AC.

Razavi vừa công khai hỏi 'AI có thay thế analog designer không?'. Từ khung 5 tầng của ông, một benchmark độc lập, và bài luận Bitter Lesson của Sutton — mình thử đoán xem tầng nào của nghề analog sẽ bị scale nuốt trước, tầng nào còn cần con người.

Điện trở từ VDD cho dòng bias trôi ±15% khi VDD đổi ±10% — hỏng ý nghĩa 'current source'. Constant-gm (beta-multiplier, Baker 20.1.3) khóa gm vào một điện trở, kéo nhạy nguồn xuống ~±0.3%. Bài này dựng số thật từ gm/ID 180nm, mổ cái bẫy hai điểm cân bằng (startup) và ổn định vòng phản hồi dương, rồi điểm qua ứng dụng thực tế.

Cùng một khối gương dòng, năm topology đánh đổi Rout ↔ headroom ↔ noise ↔ diện tích khác nhau. Bài này dựng bảng so sánh bằng số thật tra từ bảng gm/ID 180nm, rồi trả lời: khi output stage chỉ còn 300 mV, mirror nào sống?

Bài PLL trước hứa sẽ giải thích vì sao reference bị nhân N² khi tính phase noise. Bài này trả nợ đó: đi từ duality jitter↔phase noise, qua cái tích phân ra jitter, tới chỗ lộ ra rằng thứ ồn nhất in-band của con PLL 2.4 GHz không phải VCO mà là reference/CP nhân lên 33.6 dB.

Bốn bài trước mổ bốn khối của cùng một con SAR ADC 10-bit, mỗi khối bị chặn bởi một thứ khác nhau. Bài này ghép lại, tính ENOB thật (9.93), rồi lộ ra: cái ăn mất bit thứ 10 không phải matching, settling hay kickback — mà là flicker của op-amp buffer, thứ không khối nào 'sở hữu'.

kT/C là thứ ai cũng nhắc khi bị hỏi vì sao Cs lớn. Bài này tính ngược ra con số thật: ở 10-bit, kT/C chỉ đòi 16 fF. Vậy 5 pF ở con SAR ADC hai bài trước từ đâu ra — và thứ gì mới thực sự ồn trong đó?

Bài op-amp ép systematic offset về 0 rồi gạt random offset sang 'để sim'. Bài này tính nó ra: σ(Vos) = 4.3 mV = 2.4 LSB, to hơn mọi nguồn noise. Nhưng đó lại là lỗi con SAR ADC dễ tha nhất — còn thứ thật sự giới hạn 10-bit thì nằm im trong CDAC.

Kickback là gì, tính nó ra con số thế nào, và quan trọng hơn: ngưỡng Cs nào thì nó mới thành vấn đề. Lấy chính con SAR ADC ở bài op-amp làm mốc — hoá ra nó an toàn, nhưng an toàn vì một lý do khác.

Flow end-to-end cho two-stage Miller op-amp 180nm bằng phương pháp gm/ID: specs dẫn từ SAR ADC, chọn gm/ID cho từng transistor, tra thẳng W/gain/fT/noise từ đường cong BSIM — kèm tool gm/ID Calculator, DC check, noise và corner.

Pole/zero là gì, vì sao real part quyết định sống-chết của hệ thống, và cách tính step response của một PLL bằng tay — kèm tool tương tác để tự kéo thử.

Tại sao mọi transfer function H(s) đều xuất phát từ một tính chất duy nhất của Laplace, cách mô hình R/L/C trong miền s kèm initial condition, và một ví dụ charge sharing có số đầy đủ.

Linear model cho bandwidth và phase margin, nhưng không nói được PLL có lock được không khi frequency offset lớn. Bài này xây dựng behavioral model từ đầu, giải thích cycle slip bằng số, và chỉ ra cách đọc kết quả transient sim.

Bode plot cho biết phase margin nhưng không mô tả PLL settle ra sao trong time-domain. Bài này chạy behavioral transient sim cho 3 giá trị R, giải thích tại sao ζ cao không phải lúc nào cũng đồng nghĩa với settling tốt — và cách đọc kết quả bằng PLL Loop Analyzer.

Hiểu transfer function của PLL, phase margin, và cách chọn loop bandwidth để cân bằng giữa jitter và tracking speed — kèm ví dụ số cụ thể.

NVIDIA Research giới thiệu VerilogCoder — hệ thống multi-agent AI có thể tự viết Verilog, sửa lỗi syntax và functional, đạt 94.2% pass rate trên benchmark VerilogEval-Human v2. Bài này breakdown cách nó hoạt động.

Mình tổng hợp và đếm tay 22 JD tuyển dụng AMS junior từ NVIDIA, Intel, Qualcomm, TI, Cirrus Logic, Marvell, Skyworks... và rút ra chính xác những kỹ năng bạn cần — theo thứ tự ưu tiên.

Off-grid, CMP dishing, antenna effect, electromigration, LVS – bạn biết DRC báo lỗi, nhưng bạn có biết tại sao rule đó tồn tại? Bài này giải thích lý do vật lý đằng sau từng rule – ngắn gọn, dễ nhớ.

Hiểu cơ chế bên trong SPICE simulator — Newton-Raphson, operating point, timestep control — để debug convergence failure đúng chỗ thay vì chỉ tăng RELTOL đại.

Không có một roadmap duy nhất cho AMS. Bài này phân tích theo từng giai đoạn: sinh viên, người đi làm muốn chuyển ngành, và mindset học đúng để nhớ lâu.

Frontend RTL engineer, backend STA/P&R engineer, và analog engineer nhìn vào cùng một D flip-flop — nhưng concern của mỗi người khác nhau hoàn toàn. Hiểu được sự khác biệt này giúp giao tiếp tốt hơn và thiết kế tốt hơn.

Mạch hoạt động tốt hôm nay không có nghĩa là nó còn tốt sau 10 năm. HCI, BTI, TMI/OMI, mission profile — giải thích dễ hiểu cho analog engineer mới tiếp xúc với reliability.

Rise time, bandwidth, và Fourier transform không phải chỉ là lý thuyết tín hiệu. Bài này giải thích tại sao AMS engineer cần chuyển đổi linh hoạt giữa time domain và frequency domain — với con số cụ thể và ví dụ substrate noise debug thực tế.

Review cuốn Baker từ góc nhìn của một IC designer — tại sao đây là cuốn sách dạy được những thứ mà Razavi và Sedra-Smith bỏ qua: well, active, poly, metal, và mối liên hệ thực sự giữa layout và circuit.

Một cái nhìn sâu vào phần analog của GPU NVIDIA — từ SerDes, voltage regulator, đến die-to-die link và power management — qua lăng kính các paper ISSCC/JSSC của NVIDIA.

Không phải band diagram, không phải derivation dài. Bài này build intuition về ba con số quan trọng nhất trong semiconductor — nồng độ intrinsic carrier nᵢ, nồng độ doping Nₐ/Nd, và thermal voltage kT/q — theo cách engineer thực sự cần dùng.