Constant-gm bias: một điện trở kéo nhạy nguồn xuống ~50 lần — và vì sao vẫn cần startup

Ở bài current mirror có một câu để lại nợ: cả bài giả định có sẵn một dòng tham chiếu $I$ để soi gương — dòng đó từ đâu ra? Câu trả lời tưởng dễ: lấy một điện trở từ $V_{DD}$ xuống một con diode-connected, thế là có dòng. Nhưng thử hỏi lại: nếu $V_{DD}$ nhích ±10% thì dòng đó đổi bao nhiêu?

Với điện trở-lên-$V_{DD}$, dòng đổi khoảng ±15%. Một “current source” mà nhạy nguồn cỡ đó thì hỏng nghĩa: mọi khối bias từ nó — gain của op-amp, tần số cắt của filter, dòng của LNA — đều đung đưa theo pin. Cái mạch supply-independent bias (constant-$g_m$, hay beta-multiplier) sinh ra để chữa đúng chuyện này: nó khóa dòng vào một điện trở nội thay vì vào $V_{DD}$, và kéo nhạy nguồn xuống còn ~±0.3% — tốt hơn khoảng 50 lần.

Bài này dựng con số đó bằng số thật tra từ bảng gm/ID 180nm (theo mạch beta-multiplier trong Baker §20.1.3), rồi mổ hai thứ mà mạch này bắt bạn phải lo dù nó rất gọn: startup (cái bẫy hai điểm cân bằng) và ổn định của vòng phản hồi dương. Cuối bài tra thêm ứng dụng thực tế của nó.

---

Mục lục

1. Điện trở-lên-VDD: vì sao ±15%
2. Ý tưởng: khóa gm vào một điện trở
3. Con số: beta-multiplier trên gm/ID 180nm
4. Nhạy nguồn: trước và sau
5. Constant-gm ≠ constant-current (và ≠ bandgap)
6. Cái bẫy startup: hai điểm cân bằng
7. Vòng phản hồi dương — lo ổn định
8. Ứng dụng thực tế
9. Bài học
10. Tổng kết

---

1. Điện trở-lên-VDD: vì sao ±15%

Cách sinh dòng ngây thơ nhất: một điện trở $R$ từ $V_{DD}$ nối tiếp một NMOS diode-connected. Dòng:

$$I = \frac{V_{DD} - V_{GS}}{R}$$

$V_{GS}$ gần như đứng yên (nó tự điều chỉnh rất ít theo $I$), nên $I$ tỉ lệ gần thẳng với $V_{DD}$. Lấy design point sẽ dùng cả bài — $I = 20\ \mu\text{A}$, $V_{GS} = V_{th} + V^\star = 0.44 + 0.20 = 0.64$ V — thì ở $V_{DD} = 1.8$ V cần $R = (1.8 - 0.64)/20\mu = 58\ \text{k}\Omega$. Độ nhạy nguồn:

$$S = \frac{dI/I}{dV_{DD}/V_{DD}} = \frac{V_{DD}}{V_{DD} - V_{GS}} = \frac{1.8}{1.16} \approx 1.55$$

Nghĩa là $V_{DD}$ nhích 1% thì $I$ nhích ~1.55%. Quét $V_{DD}$ trong dải ±10% (1.62 → 1.98 V): $I$ đi từ 16.9 → 23.1 µA — tức ±15% quanh 20 µA. Đó là con số phải đánh bại.

---

2. Ý tưởng: khóa gm vào một điện trở

Mẹo của constant-$g_m$ không phải “làm điện trở tốt hơn”, mà bỏ hẳn đường dẫn từ $V_{DD}$. Dòng được đặt bởi một vòng self-biased, trong đó một mirror ép hai nhánh chạy dòng bằng nhau, còn quan hệ dòng–áp thì do một điện trở $R_S$ và tỉ số kích thước quyết định — $V_{DD}$ không xuất hiện trong phương trình.

Nhìn hình: mirror PMOS (Mp1/Mp2) phía trên ép $I_1 = I_2 = I$. Phía dưới, M1 (1×) và M2 ($K\times$) cùng gate; M2 có điện trở $R_S$ dưới source. Vì hai nhánh cùng dòng $I$ mà M2 rộng gấp $K$ lần lại thêm $R_S$, điều kiện $V_{GS1} = V_{GS2} + I R_S$ cho ra một dòng làm việc xác định. Dùng square-law ($V_{GS} = V_{th} + \sqrt{2I/\beta}$, $V_{th}$ hai bên triệt nhau):

$$\sqrt{\frac{2I}{\beta_1}}\left(1 - \frac{1}{\sqrt{K}}\right) = I R_S \;\Rightarrow\; \boxed{\,g_{m1} = \frac{2}{R_S}\left(1 - \frac{1}{\sqrt{K}}\right)\,}$$

Đây là điểm mấu chốt: $g_{m1}$ chỉ phụ thuộc $R_S$ và $K$ — không phụ thuộc $I$, không phụ thuộc $\mu C_{ox}$ (process), và không phụ thuộc $V_{DD}$. Đó là lý do tên gọi constant-$g_m$. Suy ra dòng (dạng “beta-multiplier” của Baker):

$$I = \frac{2}{\beta_1 R_S^2}\left(1 - \frac{1}{\sqrt{K}}\right)^2$$

---

3. Con số: beta-multiplier trên gm/ID 180nm

Chọn số thật cho NMOS M1 tại điểm quen thuộc (tra bảng gm/ID 180nm, cùng bộ dữ liệu với gm/ID Calculator): $g_m/I_D = 10$ (moderate inversion), $L = 0.5\ \mu\text{m}$, $I = 20\ \mu\text{A}$.

Đại lượng	Giá trị
$g_m/I_D$ chọn	10 → $V^\star = 200$ mV
$g_{m1} = (g_m/I_D)\cdot I$	200 µS
$K = (W/L)_2/(W/L)_1$	4 → $1 - 1/\sqrt{K} = 0.5$
$R_S = 2(1-1/\sqrt K)/g_{m1}$	5 kΩ
$A_{v0} = g_m/g_{ds}$ (M1, tra LUT)	98.7
$W_1 = I/J_D$	2.1 µm

Với $K = 4$ thì $1 - 1/\sqrt{K} = 0.5$, nên $g_{m1} = 1/R_S$ tròn trịa: $R_S = 5\ \text{k}\Omega \Rightarrow g_{m1} = 200\ \mu\text{S}$, và tại $g_m/I_D = 10$ ra đúng $I = g_{m1}/(g_m/I_D) = 20\ \mu\text{A}$. Toàn bộ điểm làm việc rơi ra từ một điện trở 5 kΩ và tỉ số 4 — không có $V_{DD}$ ở đâu cả.

Tại sao $K = 4$? $K$ nhỏ thì $(1-1/\sqrt K)$ nhỏ → $R_S$ phải lớn (tốn diện tích, tốn áp rơi). $K$ lớn thì lợi giảm dần ($\sqrt K$ bão hòa) mà M2 phình to. $K = 4$ (rơi $I R_S = g_{m1}R_S \cdot V^\star /2$… thực tế $I R_S = 20\mu \times 5\text{k} = 100$ mV) là điểm cân bằng quen dùng.

---

4. Nhạy nguồn: trước và sau

Phương trình dòng không chứa $V_{DD}$ — nhưng đó là square-law lý tưởng. Thực tế còn một cửa hậu: channel-length modulation. Khi $V_{DD}$ đổi, $V_{DS}$ của các device trong mirror đổi theo, và dòng dịch qua $r_o$ hữu hạn. Đây là toàn bộ phần nhạy nguồn còn sót lại — và nó nhỏ hơn hẳn đường điện trở.

Ba cách nối dây, ba mức nhạy nguồn:

(a) là mạch mở bài; (b) là beta-multiplier mục 2–3; (c) thêm một cặp PMOS cascode phía trên Mp1/Mp2 (bias $V_{bc}$ cố định) để ghim cứng $V_{DS}$ của cặp mirror — đúng mẹo Baker §20.1.3 dùng để cắt nốt phần rò qua $\lambda$. Ba mạch này cho ba đường trong hình dưới:

Ba đường, cùng nhắm 20 µA tại $V_{DD} = 1.8$ V, đọc nhạy nguồn cho dải ±10% (1.62–1.98 V):

Cách bias	ΔI khi V_DD ±10%	So với điện trở
Điện trở-lên-VDD	±15%	1× (chuẩn)
Constant-gm (không cascode)	~±2%	~7× tốt hơn
Constant-gm + mirror cascode	~±0.3%	~50× tốt hơn

Bước từ ±15% xuống ~±2% là nhờ dòng không còn dẫn thẳng từ $V_{DD}$ — chỉ còn rò qua $\lambda$. Bước tiếp xuống ~±0.3% là mẹo của Baker §20.1.3: cascode con mirror để ghim cứng $V_{DS}$ của device gương, cắt nốt cái rò $\lambda$ đó. Cùng vòng, thêm hai transistor cascode, đổi lại nhạy nguồn tụt thêm một bậc — đúng tinh thần “cascode mua độ cứng bằng headroom” của bài current mirror.

---

5. Constant-gm ≠ constant-current (và ≠ bandgap)

Một hiểu nhầm hay gặp: tưởng mạch này cho một dòng chính xác, ổn nhiệt. Không. Nhìn lại hai phương trình:

$$g_{m1} = \frac{2}{R_S}\Big(1-\tfrac{1}{\sqrt K}\Big), \qquad I = \frac{2}{\beta_1 R_S^2}\Big(1-\tfrac{1}{\sqrt K}\Big)^2$$

• $g_{m1}$ khóa vào $1/R_S$ — nếu $R_S$ là điện trở tempco thấp thì $g_m$ khá ổn theo nhiệt. Đây là thứ mạch thật sự “giữ”.
• $I$ thì không ổn — nhưng phải cẩn thận về chiều: $I \propto 1/(\mu\, R_S^2)$, và $\mu$, $R_S$ trôi ngược chiều nhau theo nhiệt, nên hai hiệu ứng cạnh tranh chứ không cộng dồn. Lấy đạo hàm:

$$\frac{d\ln I}{dT} = -\frac{d\ln\mu}{dT} \;-\; 2\frac{d\ln R_S}{dT}$$

$\mu \propto T^{-1.5}$ cho $-d\ln\mu/dT \approx +1.5/T \approx +5000$ ppm/°C (một mình nó kéo $I$ lên theo nhiệt). Nhưng điện trở tích hợp (poly/diffusion) thường có TCR dương, $R_S$ tăng theo nhiệt cỡ $+1500$ đến $+3000$ ppm/°C tùy loại — số hạng $-2\,d\ln R_S/dT$ khi đó là $-3000$ đến $-6000$ ppm/°C, kéo ngược lại. Cộng hai số hạng: net tempco của $I$ rơi vào khoảng vài trăm đến ±2000 ppm/°C — nhỏ hơn hẳn từng số hạng riêng lẻ vì chúng triệt bớt nhau, và dấu không cố định: chọn $R_S$ có TCR thấp thì $I$ hơi PTAT (theo $\mu$); chọn $R_S$ TCR cao thì $I$ có thể đảo thành hơi CTAT. Đây là lý do phải tra TCR thật của loại điện trở dùng (datasheet PDK) chứ không đoán dấu — không có kết luận ”$I$ chắc chắn tăng theo nhiệt” nào đúng chung cho mọi process.

Nói gọn: mạch này supply-independent, không temperature-independent, và không cho giá trị tuyệt đối chính xác. Muốn chính xác + ổn nhiệt thì đó là việc của bandgap reference — mà bandgap lại thường được dựng trên chính vòng self-biased này. Constant-$g_m$ là bias tiện dụng, giá rẻ, đông về số lượng; bandgap là reference chính xác, thường chỉ một khối. (Phân biệt kỹ hơn: constant-$g_m$ trả lời “cho tôi dòng không đọc được $V_{DD}$”; bandgap trả lời “cho tôi áp chuẩn 1.25 V đứng yên cả theo nguồn lẫn nhiệt”.)

---

6. Cái bẫy startup: hai điểm cân bằng

Mọi vòng self-biased đều mang một khuyết tật sinh đôi: nó thỏa mãn ở hai điểm. Nhìn giao của hai đặc tuyến — mirror PMOS ép $I_2 = I_1$ (đường chéo), còn nhánh NMOS+$R_S$ cho một đường cong — chúng cắt nhau ở hai chỗ:

• Điểm chạy ($I = 20\ \mu\text{A}$): cái ta muốn.
• Điểm chết ($I = 0$): chẳng có gì chảy, mirror “ngủ”, và đây cũng là một trạng thái ổn định — vòng tự giữ nó ở 0.

Nếu lúc bật nguồn mạch rơi vào điểm chết, nó nằm lì ở 0 V mãi mãi. Sim DC có thể ra đúng 20 µA (solver chọn nghiệm khác), nhưng silicon thỉnh thoảng bật lên ở điểm chết và bias “chết cứng”. Đây là lỗi kinh điển của mọi self-biased reference (bandgap cũng dính y hệt).

Lời chữa: startup circuit — cách Baker §20.1.3 vẽ nó là ba transistor ghép thẳng vào lõi. Hình dưới là toàn mạch: lõi beta-multiplier (đen) và khối startup (đỏ) đứng cạnh nhau, dùng chung hai node bias $V_{bp}$ (gate PMOS) và $V_{bn}$ (gate NMOS).

Đọc ba transistor đỏ theo đúng nhiệm vụ:

• $M_{su2}$ — PMOS diode-connected treo từ $V_{DD}$, làm một pull-up yếu (cố ý $L$ dài / $W$ nhỏ) kéo một node trung gian X lên cao.
• $M_{su1}$ — NMOS cảm biến: gate lấy từ $V_{bn}$, drain ở node X, source về $V_{SS}$.
• $M_{su3}$ — NMOS injector: gate lấy từ node X, drain nối vào $V_{bp}$ để kéo nó xuống khi cần.

Chuỗi vận hành:

1. Bật nguồn, vòng rơi vào điểm chết ($I = 0$): $V_{bn} \approx V_{SS}$ → $M_{su1}$ tắt → không ai ghì node X → $M_{su2}$ kéo X lên cao → $M_{su3}$ mở → kéo $V_{bp}$ xuống, ép mirror PMOS $M_{p1}/M_{p2}$ dẫn dòng → vòng bị “đá” khỏi điểm chết, bắt đầu tự leo lên điểm chạy.
2. Vòng đã chạy: $V_{bn}$ dâng lên mức làm việc (~$V_{GS}$) → $M_{su1}$ mở → ghì node X xuống $V_{SS}$ → $M_{su3}$ tắt → startup nhả $V_{bp}$, tự ngắt. Chỉ còn dòng tĩnh cỡ vài chục nA của $M_{su2}$ rỉ qua $M_{su1}$ — nên $M_{su2}$ luôn được làm thật yếu để phần phí đó gần như bằng 0.

Chuỗi cảm–đá–tự ngắt này là bản chất của mọi khối “startup” được vẽ tắt thành hộp mờ trong các sơ đồ self-biased (bandgap cũng dùng đúng khối này). Quên nó = mạch “pass” trên bàn nhưng rớt ngẫu nhiên ngoài đời.

---

7. Vòng phản hồi dương — lo ổn định

Vì sao lại có hai điểm cân bằng ổn định? Vì mạch chứa hai vòng phản hồi: một âm (regulate dòng về điểm chạy) và một dương (mirror này lái mirror kia lái lại). Chính vòng dương tạo ra điểm chết tự-giữ. Thiết kế phải bảo đảm:

• Ở điểm chạy, phản hồi âm thắng (độ lợi vòng âm > vòng dương), để điểm làm việc ổn định chứ không latch. Baker phân tích đúng cặp vòng này: nếu vòng dương mạnh hơn ở điểm chạy, mạch sẽ chốt (latch) hoặc dao động.
• Đủ phase margin. Vòng self-biased có cực trội (thường ở node gate mirror), và vì là vòng kín nên phải có biên pha đủ — hay cần một tụ bù nhỏ trên node gate để ghìm. Vòng này chậm nên thường dễ ổn định, nhưng đừng bỏ qua.
• Startup phải nhả sạch. Một startup thiết kế ẩu có thể tương tác với vòng chính gây ring/oscillate lúc khởi động, hoặc tệ hơn, không nhả hẳn và bơm offset vào dòng steady-state. Kiểm tra transient bật nguồn (rise time $V_{DD}$ nhanh/chậm) và soi xem startup có tắt gọn không.

Tóm lại ba thứ phải verify: (1) vòng thoát được điểm chết (startup hiệu quả), (2) điểm chạy ổn định (phản hồi âm trội, đủ phase margin), (3) startup nhả sạch không ring.

---

8. Ứng dụng thực tế

Constant-$g_m$ gần như là khối bias mặc định của analog/mixed-signal, đúng vì cái nó giữ — một $g_m$ khóa vào điện trở — là thứ quyết định hiệu năng của rất nhiều mạch:

• Bias cho OTA / op-amp. GBW của OTA $\propto g_m/C$; khóa $g_m$ → giữ băng thông và phase margin gần như bất biến theo $V_{DD}$/process. Đây là lý do kinh điển người ta thích nó cho bias tầng khuếch đại.
• $g_m$-C filter. Tần số cắt $\propto g_m/C$; constant-$g_m$ giữ tần số cắt ổn định. Một bộ lọc Nauta-transconductor bias kiểu complementary constant-$g_m$ trong 180nm đạt lệch chỉ ±2% trên 80 °C — đúng phát biểu “khóa $g_m$ vào điện trở” thành số đo được. (Jansen & Haanstra, gm-C filter)
• LNA / RF bias. Giữ $g_m$ của LNA ổn định để gain và noise-match không trôi theo nguồn; các constant-current reference low-voltage kiểu beta-multiplier chạy được tới ~0.4 V cho ứng dụng này.
• Master bias generator toàn chip. Sinh một dòng gốc rồi fan-out qua current mirror đi khắp chip nuôi comparator, LDO, oscillator… — constant-$g_m$ là lựa chọn kinh điển vì tự độc lập nguồn mà không cần một reference chính xác.
• Front-end của bandgap / LDO. Cùng vòng self-biased này là viên gạch nền của bandgap và nhiều regulator.

Ranh giới thực dụng: constant-$g_m$ dùng nhiều về số lượng (mỗi chip vô số điểm bias nội bộ — OTA, filter, osc), còn bandgap thường chỉ một khối làm reference chính xác trung tâm. Hai vai khác nhau, hay đứng cạnh nhau trong cùng một chip.

---

9. Bài học

Đẩy ràng buộc về cái bất biến. Điện trở-lên-$V_{DD}$ cột dòng vào $V_{DD}$ (thứ hay đổi); constant-$g_m$ cột $g_m$ vào một điện trở nội (thứ ổn hơn nhiều). Cùng khuôn tư duy với bandgap (cột vào $k/q$ và tỉ số điện trở) — chọn neo tốt hơn thay vì cố làm cái neo cũ chính xác hơn.

Gọn không có nghĩa là dễ. Mạch chỉ vài transistor + một điện trở, nhưng kéo theo hai nghĩa vụ bắt buộc: startup (thoát điểm chết) và ổn định vòng (phản hồi âm phải trội). Bỏ một trong hai = mạch pass sim, rớt silicon.

Biết mạch giữ gì. Nó giữ $g_m$ và độ độc lập nguồn, không giữ dòng tuyệt đối hay độ ổn nhiệt. Chọn đúng công cụ: cần bias nội bộ → constant-$g_m$; cần mốc chính xác ổn nhiệt → bandgap.

---

10. Tổng kết

• Điện trở-lên-$V_{DD}$ cho dòng nhạy nguồn ±15%/±10% $V_{DD}$ ($S \approx 1.5$) — hỏng nghĩa current source.
• Constant-$g_m$ (beta-multiplier) khóa $g_{m1} = (2/R_S)(1-1/\sqrt K)$ — độc lập $I$, process, $V_{DD}$. Với $R_S = 5$ kΩ, $K = 4$: $g_{m1} = 1/R_S = 200\ \mu\text{S}$, $I = 20\ \mu\text{A}$ (gm/ID 180nm).
• Nhạy nguồn tụt còn ~±2% (không cascode) và ~±0.3% khi cascode mirror (Baker §20.1.3) — tốt hơn ~50×.
• Nó supply-independent nhưng không ổn nhiệt/chính xác ($I \propto 1/(\mu R_S^2)$) — đó là việc của bandgap, thứ dựng trên chính vòng này.
• Hai nghĩa vụ thiết kế: startup (thoát điểm chết trong hai điểm cân bằng) và ổn định vòng phản hồi dương (phản hồi âm phải trội + đủ phase margin + startup nhả sạch).
• Ứng dụng dày đặc: bias OTA (giữ GBW), $g_m$-C filter (giữ tần số cắt, ±2%/80 °C), LNA/RF, master bias, front-end bandgap/LDO.

---

Tham khảo

• Baker, CMOS Circuit Design, Layout, and Simulation, 4th ed., §20.1.3 (Beta-Multiplier / self-biased reference) — dẫn xuất $g_m = (2/R)(1-1/\sqrt K)$, phiên bản cascode để giảm nhạy $V_{DD}$, phân tích hai vòng phản hồi và startup. Website: cmosedu.com.

• Razavi, Design of Analog CMOS Integrated Circuits, 2nd ed., Chương 12 (References) — supply-independent biasing, startup, và độ nhạy nguồn.

• Sansen, Analog Design Essentials — bias generator, constant-$g_m$ để giữ GBW của tầng khuếch đại.

• Jansen & Haanstra, “Complementary constant-gm biasing of Nauta-transconductors in low-power gm-C filters” — constant-$g_m$ giữ tần số cắt filter ±2% trên 80 °C, 180nm. Semantic Scholar.

• Murmann, B., gm/ID Starter Kit — bộ dữ liệu BSIM 180nm cho mọi con số trong bài; cùng nguồn với gm/ID Calculator.

• Bài current mirror — khối ép dòng mà mạch này dùng, và câu hỏi “dòng tham chiếu từ đâu” mà bài này trả lời. Bài bandgap reference — reference chính xác dựng trên chính vòng self-biased này.