Reliability Verification Là Gì — Và Tại Sao Analog Engineer Cần Biết

Trước tapeout một dự án automotive, mình được hỏi: “Mạch này đã chạy aging simulation với TMI chưa?”

Mình không biết TMI là gì. Mình chỉ biết mạch đang chạy đúng trong simulation.

Hóa ra đó là hai câu hỏi khác nhau hoàn toàn: mạch chạy đúng hôm nay — và mạch còn đúng sau 10 năm ở 125°C hay không. Reliability verification là để trả lời câu hỏi thứ hai.

Nội dung bài này

Transistor già đi thế nào — HCI và BTI
TMI/OMI là gì — tool để chạy aging simulation
Flow thực tế — ba bước từ mission profile đến kết quả
Analog engineer cần chú ý gì — những điểm hay bị bỏ qua

Transistor Già Đi Thế Nào

Transistor không hoàn hảo theo thời gian. Dưới stress điện và nhiệt trong quá trình hoạt động, hai cơ chế chính làm transistor suy giảm dần:

HCI — Hot Carrier Injection

Khi NMOS hoạt động ở $V_{ds}$ cao, điện trường mạnh gần drain có thể bắn carrier vào gate oxide. Những carrier này phá vỡ liên kết tại interface giữa channel và dielectric, tạo ra trap tích lũy theo thời gian.

Kết quả: $g_m$ giảm, $I_{dsat}$ giảm. Transistor yếu đi dần.

HCI đặc biệt nặng với I/O transistor — chạy ở $V_{dd}$ cao hơn và $V_{ds}$ lớn hơn core transistor.

BTI — Bias Temperature Instability

BTI xảy ra khi gate oxide bị stress bởi gate voltage kết hợp với nhiệt độ cao:

NBTI (Negative BTI) — ảnh hưởng PMOS khi on. $|V_{th}|$ tăng dần.
PBTI (Positive BTI) — ảnh hưởng NMOS, ít nghiêm trọng hơn NBTI với process truyền thống, nhưng đáng kể hơn với HKMG.

BTI có một đặc điểm quan trọng: recovery — khi tắt stress, $V_{th}$ phục hồi một phần. Điều này có nghĩa là BTI phụ thuộc vào duty cycle của tín hiệu, không chỉ biên độ.

Con số thực tế

Mức độ degradation phụ thuộc nhiều vào foundry, operating condition, và circuit topology — không có con số chung cho mọi process. Nhưng về thứ tự ưu tiên:

NBTI (PMOS) thường là cơ chế nặng nhất trong analog circuit — PMOS hay bị bias on liên tục, stress BTI tích lũy nhiều. $\Delta V_{th}$ sau lifetime có thể lên đến vài chục mV tùy process và điều kiện hoạt động.

HCI (NMOS I/O) đáng kể với transistor chạy ở $V_{dd}$ cao và $V_{ds}$ lớn — thường là I/O transistor hoặc driver.

PBTI (NMOS core) ít nghiêm trọng hơn hai cơ chế trên với process truyền thống, nhưng tăng dần ở HKMG process.

Con số $\Delta V_{th}$ cụ thể phải lấy từ aging model trong PDK của foundry — đó là lý do TMI/OMI tồn tại. Với analog circuit, ngưỡng cần để ý là khi $\Delta V_{th}$ đủ lớn để làm output drift ra ngoài spec — có thể chỉ vài chục mV với bandgap hay LDO accuracy tight.

TMI/OMI Là Gì

Vấn đề cần giải quyết

Để mô phỏng HCI và BTI, simulator cần aging model — tập hợp các phương trình mô tả $\Delta V_{th}$ phụ thuộc vào bias, nhiệt độ, và thời gian. Những model này được foundry characterize từ dữ liệu silicon thực tế và deliver trong PDK.

Trước đây, mỗi EDA vendor có interface riêng để nhận aging model từ foundry: Cadence có URI, Synopsys có MOSRA, v.v. Foundry phải maintain model cho nhiều tool, kết quả simulation có thể khác nhau giữa các simulator.

TMI và OMI

TMI (TSMC Model Interface) — TSMC phát triển ban đầu, license cho Si2 (Silicon Integration Initiative — tổ chức chuẩn hóa của ngành bán dẫn) năm 2013.

OMI (Open Model Interface) — chuẩn mở của ngành, build trên TMI, release năm 2018. Một aging model từ foundry chạy được trên mọi simulator hỗ trợ OMI: Spectre, HSPICE, AFS — không cần viết lại.

Với analog designer, điều quan trọng cần nhớ: TMI/OMI là thứ foundry delivery trong PDK, không phải thứ mình tự viết. Mình chỉ cần biết cách dùng nó trong simulation flow.

Flow Thực Tế — Ba Bước

Bước 1 — Định nghĩa mission profile

Mission profile là mô tả điều kiện hoạt động của chip trong suốt vòng đời: bao lâu, ở nhiệt độ nào, tín hiệu trông như thế nào.

Ví dụ chip automotive (AEC-Q100 Grade 0):

Lifetime: 15 năm
Nhiệt độ: 85°C (50% thời gian), 105°C (30%), 125°C (20%)
Duty cycle của input signal — ảnh hưởng trực tiếp đến BTI

Đây là input quan trọng nhất. Chip automotive 15 năm ở 125°C yêu cầu hoàn toàn khác với consumer chip 5 năm ở 85°C.

Bước 2, 3 — Aging simulation

Simulator chạy mạch với stimulus từ mission profile, tính stress conditions tại mỗi transistor ( $V_{gs}(t)$ , $V_{ds}(t)$ , $T(t)$ ), rồi dùng aging model từ OMI để tính $\Delta V_{th}$ và $\Delta g_m$ sau lifetime target.

Tùy tool, output của bước này có thể là: model parameters được update trực tiếp trong simulator run (HSPICE MOSRA, Cadence ageMOS), hoặc export ra file parameters riêng để dùng trong post-stress simulation run tiếp theo. Về mặt conceptual đều giống nhau — simulator biết mỗi transistor bị degraded bao nhiêu sau lifetime.

Có hai mode:

One-step — giả định stress constant, nhanh, dùng cho preliminary check
Gradual — chia lifetime thành nhiều bước, chính xác hơn, cần cho signoff và closed-loop circuit (để capture BTI recovery)

Bước 4 — So sánh Fresh vs Aged

Chạy post-stress simulation với aged model parameters, so sánh với fresh:

DC operating point → check bias drift
AC simulation → check gain, bandwidth, phase margin
Transient → check settling time, offset

Nếu vẫn trong spec → pass. Nếu không → fix: tăng W/L, tăng overdrive, điều chỉnh bias, hoặc thêm feedback.

Analog Engineer Cần Chú Ý Gì

PMOS input pair bị NBTI nặng hơn

PMOS trong differential pair thường on liên tục → NBTI stress liên tục → $\Delta V_{th,PMOS}$ lớn hơn $\Delta V_{th,NMOS}$ trong cùng điều kiện.

Hệ quả: offset voltage tăng sau aging vì hai transistor bị degraded không đều nhau, dù ban đầu matched hoàn hảo.

Cần để ý khi: thiết kế mạch có tight offset requirement sau aging. Tăng area giúp, hoặc cân nhắc NMOS input pair nếu topology cho phép.

Closed-loop circuit cần gradual aging

Mạch có feedback — LDO, bandgap, PLL — không dùng one-step aging được. Khi transistor degraded, feedback tự điều chỉnh → một số transistor bị stress thêm → aging nhanh hơn nữa.

Ví dụ đơn giản: bandgap bị NBTI → $V_{ref}$ drift → error amplifier tăng output → pass transistor của LDO chịu $V_{ds}$ lớn hơn → HCI tăng. Vòng này chỉ capture được với gradual aging.

Conservative corner — shortcut hợp lệ

Không phải mọi mạch đều cần full aging simulation. Với mạch có margin lớn hoặc consumer application, có thể dùng aging corner — process corner với $V_{th}$ đã được shift sẵn (con số cụ thể tùy foundry, hỏi trong PDK documentation) để model worst-case aging.

Hỏi foundry xem PDK có deliver aging corner không — nhiều foundry làm điều này. Không chính xác bằng full TMI/OMI flow, nhưng đủ cho preliminary check và nhanh hơn nhiều.

Rule of thumb: Automotive/industrial/medical → cần full aging sim. Consumer với lifetime < 5 năm → aging corner hoặc conservative margin thường đủ.

Tổng Kết

HCI và BTI làm transistor suy giảm theo thời gian — $V_{th}$ tăng, $g_m$ giảm. NBTI ảnh hưởng PMOS nặng nhất, HCI ảnh hưởng I/O transistor. Mức độ cụ thể tùy foundry và operating condition — lấy từ aging model trong PDK.

TMI/OMI là interface chuẩn để foundry deliver aging model trong PDK, chạy được trên mọi simulator. Designer không tự viết aging model — chỉ dùng nó trong simulation flow.

Flow ba bước: định nghĩa mission profile → chạy aging simulation để lấy aged model parameters → so sánh Fresh vs Aged. Pass nếu mạch vẫn trong spec sau lifetime target.

Analog cần chú ý: PMOS bị NBTI nặng hơn, closed-loop cần gradual aging, và biết khi nào dùng aging corner thay vì full flow.

Tham Khảo

Ramadan & Curtis, “The Time Is Now For A Common Model Interface”, Semiconductor Engineering, 2019 — giải thích OMI rõ nhất, đọc miễn phí tại. Bắt đầu từ đây nếu muốn hiểu thêm về TMI/OMI.
Synopsys, “MOS Device Aging Analysis with HSPICE and CustomSim” (White Paper). — hướng dẫn flow thực tế trong HSPICE, có ví dụ netlist. Tốt để xem flow trông như thế nào trước khi tự chạy.
Lange, “Aging Models: The Basis For Predicting Circuit Reliability”, Semiconductor Engineering, 2021 — giải thích HCI và BTI mechanism theo kiểu engineer. Đọc nếu muốn hiểu sâu hơn về physics đằng sau.