AI và analog design: liệu 'bitter lesson' có gõ cửa?

AI và analog design: liệu ‘bitter lesson’ có gõ cửa? 🤖

Có một chi tiết mình thấy thú vị: người đặt câu hỏi “AI có thay thế analog designer không?” một cách nghiêm túc nhất năm nay không phải là một startup EDA đi bán tool, mà là Behzad Razavi — tác giả của cuốn sách mà phần lớn chúng ta học nghề từ đó.

Tháng 7/2026 ông đứng ra làm hẳn một webinar cho IEEE Solid-State Circuits Society với đúng cái tên đó: “Will AI Replace Analog Designers?” ¹. Trước đó, Fall 2025, ông mở một series trên tạp chí SSC Magazine mang tên “Analog Design Experiments With AI” — ngồi chấm điểm ChatGPT trên từng câu hỏi mạch như chấm bài một sinh viên năm ba ².

Khi một người ở vị trí đó bỏ công ngồi test thay vì gạt đi bằng một câu “AI không hiểu analog đâu”, đó là tín hiệu đáng để mình cũng ngồi xuống nghĩ nghiêm túc.

Kim tự tháp 5 tầng của Razavi

Điểm mình thích nhất ở cách Razavi đóng khung vấn đề là ông không hỏi “AI giỏi hay dở”. Ông tách năng lực analog thành 5 tầng, và hỏi AI leo được đến đâu ¹:

Circuit Analysis — viết đúng phương trình, giải đúng. Mức “làm được bài tập”.
Engineering Intuition — hiểu cấu trúc đủ sâu để đoán được behavior thay đổi thế nào khi ta vặn một tham số. Đây là ranh giới Razavi kẻ giữa một designer thực thụ và một “SPICE monkey” — người chỉ biết chạy sim rồi nhìn số.
Topology Design — cho spec, đẻ ra một topology thoả mãn.
Optimization Across Topologies — thử nhiều topology cho cùng một chức năng, tìm global optimum.
Circuit Innovation — sáng tạo ra mạch mới, ngang tầm những gì con người mất cả trăm năm nghĩ ra.

Cách chia này hay vì nó biến một câu hỏi mơ hồ (“AI thay được không?”) thành một câu hỏi đo được (“AI dừng ở tầng mấy?”). Và mình nghĩ đây cũng chính là cái khung để soi xem lý thuyết Bitter Lesson — thứ mình sẽ nói ở dưới — có áp dụng cho analog hay không.

41% → 90% trong chưa đầy một năm

Trước khi bàn tới triết lý, mình muốn nhìn con số đã.

Trong bài Part 1 (Fall 2025), Razavi hỏi ChatGPT 30 câu về mạch 1–2 transistor, chấm mỗi câu từ 0 tới 4 điểm, và ChatGPT gom được 49/120, tức 41% ². Nhưng cái làm mình chú ý không phải bản thân con số, mà là kiểu nó sai:

Nhầm NMOS với PMOS liên tục, ngay cả khi ký hiệu vẽ rõ ràng.
Gọi một diode-connected device là “current source tốt” — trong khi nó có trở kháng thấp.
Nhìn sai một short từ source xuống ground, rồi vẫn tự tin gọi tên topology như thật.

Razavi nhận xét rất sắc rằng càng đi xa khỏi những mạch quen thuộc có sẵn trên mạng, cái gọi là “conceptual understanding” của model càng lung lay và tự mâu thuẫn. Nói cho đúng thì nó có hiểu gì đâu, nó chỉ đang khớp mẫu thôi.

Nhưng đây là chỗ ngoặt. Tháng 7/2026 — chưa đầy một năm sau — một người viết blog độc lập chạy lại đúng bộ câu hỏi đó trên 17 cấu hình model đời mới ³. Kết quả Part 1: Fable 5 đạt 108/120, Opus 4.8 quanh 106–109. Từ 41% của ChatGPT lên ~90% chỉ sau một vòng đời model.

Trước khi phấn khích, phải nói rõ mấy điều. Đây là benchmark của một người, chưa ai reproduce độc lập — không phải một kết quả peer-review. Bản thân con số cũng mong manh hơn vẻ ngoài: chính tác giả ghi nhận rằng chỉ đổi cách chạy model — harness, mức reasoning — đã làm điểm xê dịch tới 23 điểm trên thang 120, tức gần bằng khoảng cách giữa các model với nhau. Và quan trọng nhất: cả đường cong này là trên câu hỏi phân tích ở tầng 1, không phải năng lực design. Cái model giỏi lên là đọc hiểu mạch, chứ chưa phải đẻ ra mạch — đừng vội suy từ đây ra “AI sắp thiết kế được”.

Dù vậy, chỉ riêng tốc độ leo của một tầng thôi cũng đủ khiến người ta phải nghĩ đến Sutton.

Đọc lại “The Bitter Lesson”

Năm 2019, Rich Sutton viết một bài luận ngắn tên The Bitter Lesson ⁴. Ông nhìn lại 70 năm nghiên cứu AI và rút ra một điều nghe hơi phũ: cứ mỗi lần người ta cố nhồi tri thức chuyên môn của mình vào máy, cách làm đó thắng được một thời gian rồi sớm muộn cũng bị một phương pháp tổng quát hơn — thứ chỉ dựa vào tìm kiếm và học ở quy mô lớn — vượt qua, đơn giản vì phương pháp kia cứ thêm compute là mạnh lên.

Cờ vua là ví dụ kinh điển. Suốt mấy chục năm người ta nhồi khai cuộc, thế cờ, đủ thứ mẹo của đại kiện tướng vào máy, để rồi thứ hạ được con người lại là brute-force search thuần tuý. Đến cờ vây thì AlphaZero vứt luôn cả kho kiến thức đó đi, chỉ tự chơi với chính nó hàng triệu ván. Nhận dạng tiếng nói rồi thị giác máy tính về sau cũng lặp lại đúng kịch bản ấy. Chỗ cay đắng nằm ở chính đó: bao nhiêu công sức ta bỏ ra để dạy máy hiểu bài toán theo cách của con người, cuối cùng đều thành công cốc.

Câu hỏi của bài này là: analog design có phải là nạn nhân tiếp theo không?

Mình nghĩ câu trả lời không phải có/không, mà là tầng nào của kim tự tháp Razavi thì có, tầng nào thì chưa.

Vì sao tầng thấp rất dễ bị nuốt

Bitter Lesson chỉ cắn được khi có một thứ: một oracle đủ rẻ để chấm điểm hàng triệu lần. AlphaZero học được là vì luật cờ vây tự nó đã là trọng tài — máy cứ tự chơi, tự biết mình thắng hay thua, chẳng cần ai ngồi chấm từng nước. Mà analog thì có sẵn một oracle đúng như vậy, đó là SPICE.

Với một topology đã cố định và một spec đã cho, việc chọn W/L, dòng bias, giá trị tụ… về bản chất là một bài tối ưu trong không gian tham số, mà mỗi điểm lại được chấm bằng một lần chạy sim. Nó gần như trùng khít với cái thiết lập mà Bitter Lesson vẫn thắng: không gian rõ ràng, hàm chấm điểm thì rẻ và tự động. Chẳng phải ngẫu nhiên mà auto-sizing bằng Bayesian optimization hay RL đã chạy được từ lâu — đó chính là phần “sizing” của tầng 3–4 bị ăn trước tiên.

Đến đây phải thành thật một điều, không thì senior cười cho: auto-sizing không mới. MunEDA, tối ưu Bayesian, RL cho sizing đã có ngót hai chục năm, và chúng chưa thay thế ai cả. Nếu riêng cái vòng tối ưu tự động đủ để nuốt nghề thì nghề đã mất từ đời nào. Cái mới của lứa LLM không phải bản thân vòng lặp đó, mà là mấy mắt xích bao quanh nó: đọc spec bằng tiếng người, tự dựng testbench, tự chọn hàm mục tiêu, rồi tự đọc waveform mà diễn giải — đúng những chỗ trước đây bắt buộc phải có một kỹ sư ngồi giữa. Vòng lặp thì cũ; thứ đang bị tự động hoá nốt là hai đầu vào và ra của nó.

Benchmark ở trên còn hé lộ một chi tiết mình thấy đắt hơn nữa. Trong ba câu mà đáp án được neo bằng ngspice — dao động vòng, StrongARM latch, độ biến thiên gain — chỉ những model biết tự chạy simulator mới ăn điểm tuyệt đối ³. Hoá ra model mạnh lên không phải vì nó “hiểu” mạch hơn, mà vì nó biết gọi oracle. Đây đúng tinh thần Bitter Lesson, và cũng là pattern của VerilogCoder mình đã viết ở bài trước: đừng cố dạy LLM giỏi hơn, hãy đưa cho nó tool.

Tầng 1 (analysis) và phần sizing của tầng 3–4, theo mình, sẽ bị scale nuốt gọn — chỉ là chuyện thời gian.

Vì sao tầng cao thì khó hơn nhiều

Nhưng Bitter Lesson có một mặt ít người trích: nó chỉ thắng khi bạn đã có sẵn một hàm mục tiêu sạch. Cờ vây có đúng một điều kiện thắng. Analog thì không.

Thứ nhất, reward của analog là đa mục tiêu và mâu thuẫn. Gain, bandwidth, noise, power, area, độ bền PVT, yield — kéo cái này thì tụt cái kia. Không có một con số “thắng/thua”. Việc quyết định đánh đổi thế nào cho một sản phẩm cụ thể chính là tầng 4 theo nghĩa thật, và nó không phải bài toán search — nó là bài toán judgment. Đây là cái mà một số người gọi là “second bitter lesson”: phần khó nhất không phải là giải bài toán, mà là định nghĩa bài toán cho đúng — và phần đó vẫn nằm ở con người.

Thứ hai, không có self-play cho silicon thật. SPICE là một game engine tốt, nhưng nó không phải silicon. Mismatch, corner, layout parasitic, reliability, những hiệu ứng mà model device chưa bắt hết — đó là “reality gap”. AlphaZero không có reality gap vì bàn cờ trong máy chính là bàn cờ thật. Analog thì mỗi lần tape-out là một lần đối mặt với thực tại mà không sim nào mô phỏng trọn vẹn. Bạn không thể self-play một triệu lần tape-out.

Thứ ba — và đây là bằng chứng mình thấy thuyết phục nhất về giới hạn của scale. Trong benchmark 17 model, cả 17 cùng trượt đúng một câu: Q21, một cái bẫy nhận diện cascode, nơi model tự tin gọi một tầng source-follower là cascode ³. Scale từ 41% lên 90% đã xoá gần hết lỗi ngẫu nhiên. Nhưng nó không xoá được lỗi hệ thống — cái blind spot mà mọi model chia sẻ vì chúng học từ cùng một kho dữ liệu, với cùng một thiên kiến. Đây là lời cảnh báo cho việc ngoại suy đường cong một cách ngây thơ: 41→90 không có nghĩa là vòng sau sẽ 90→100. Mười phần trăm cuối cùng có thể chính là phần khác về chất, không phải khác về lượng.

Rào cản lớn nhất lại không nằm ở kỹ thuật

Ba lý do trên là về bản chất bài toán. Nhưng có một rào cản thứ tư, và mình nghĩ nó mới là cái cao nhất — nó nằm ở dữ liệu và cái moat kinh tế bao quanh nó.

Nhớ lại: Bitter Lesson thắng là nhờ có dữ liệu rẻ ở quy mô khổng lồ. Coding leo nhanh vì cả một thế giới source code nằm công khai trên GitHub, Stack Overflow, tài liệu mở — model được tắm trong đó. Analog thì gần như ngược lại ở mọi mặt:

Tool đắt và đóng. EDA là sân chơi của ba ông lớn, license một ghế Virtuoso/Spectre là con số mà sinh viên không mơ tới. Không có “npm install” cho analog. Không có một hệ sinh thái mở để model học cách dùng tool — trong khi chính “biết gọi oracle” mới là thứ làm model mạnh, như benchmark ngspice ở trên đã cho thấy.
Design là tài sản, không phải thứ để share. Một schematic opamp ngon là IP, là lợi thế cạnh tranh — không ai đẩy nó lên mạng như một repo hello-world. Kho “code analog công khai” để train về cơ bản là không tồn tại. Model học được gì? Chủ yếu là hình trong sách giáo khoa — đúng thứ Razavi chỉ ra: hễ mạch lệch khỏi tài liệu phổ biến là nó lung lay ngay.
Mỗi process node, mỗi fab có đặc thù riêng, và nó cố tình không mở. PDK, mô hình device, những “luật ngầm” của một node — TSMC N3 khác Samsung, khác Intel — được bảo vệ dưới NDA nghiêm ngặt. Đây không phải thiếu sót vô tình; bí mật hoá chính là mô hình kinh doanh. Cái intuition “mạch này ở node kia sẽ hành xử thế nào” đến từ đúng lớp tri thức bị khoá này.

Sẽ có người phản biện ngay: thế còn open-source? Đúng là có thật, và đáng mừng — OpenROAD, ngspice, cùng các PDK mở như SkyWater 130 hay IHP 130. Đây là một phản-xu-hướng có thật. Nhưng nhìn kỹ thì nó chưa chạm được vào moat: các PDK mở đều là node cũ (130 nm trở lên), hệ sinh thái nhỏ, và lượng design công khai trên đó vẫn chỉ là hạt cát so với cả GitHub của giới software. Không một dòng nào của các node tiên tiến — 3 nm, 5 nm, nơi giá trị kinh tế thật sự nằm — được mở, và sẽ không sớm được mở. Open-PDK cho ta một sân tập rất tốt; nó không cho ta cái kho dữ liệu để một model học ra “trực giác” ở node đang chạy trong fab.

Một ví dụ sống động cho ranh giới này: chính tác giả của bài benchmark ở trên ³ còn có cả một series tự tay thiết kế một chip digital train transformer, đi trọn từ RTL xuống layout 45 nm bằng Cadence Genus/Innovus. Một người làm được cả con chip — nghe như phản bác luận điểm moat. Nhưng nhìn kỹ thì nó củng cố: anh ấy vào được tool qua license học thuật, chạy trên gpdk045 — một PDK 45 nm giáo dục, giả lập, được cố tình mở cho trường học. Và con chip dừng lại ở layout, không tape-out. Anh ấy chạm được đúng những tài nguyên được mở cho giáo dục, rồi dừng ngay tại bức tường: PDK foundry thật, corner silicon thật, suất tape-out — ba thứ không mở cho bất kỳ cá nhân nào. Người giỏi và chăm đến mấy cũng chỉ leo được tới đúng cái ranh giới mà lợi ích kinh tế vẽ ra.

Ghép lại, dự đoán của mình là: để AI thật sự leo lên tầng analog design thực thụ, điều kiện cần gần như là dân chủ hoá toàn bộ chuỗi tài nguyên — từ EDA tool, PDK/fab data, đến kho design methods và schematic thực chiến. Mà làm vậy đồng nghĩa với việc đụng vào lợi ích kinh tế và cả chính trị của vô số công ty và quốc gia: EDA vendor sống bằng license, fab sống bằng bí mật công nghệ, và ngày nay bán dẫn còn là chuyện an ninh quốc gia.

Vậy nên cái chặn AI ở đây không phải là một hàm loss chưa đủ tốt, mà là một bức tường moat được dựng lên có chủ đích, và chẳng ai có động cơ tháo nó xuống cả. Compute thì đã có Moore’s law lo; còn dữ liệu một khi bị khoá bằng lợi ích thì chẳng có định luật nào tự gỡ. Đó là lý do mình tin phần “thực thụ” của analog sẽ an toàn lâu hơn nhiều so với những gì đường cong 41→90 gợi ý — không phải vì AI không đủ thông minh, mà vì nó sẽ không bao giờ được cho ăn đủ.

Vậy mình nghĩ gì

Ghép Bitter Lesson vào kim tự tháp Razavi, đây là dự đoán của mình:

Kim tự tháp 5 tầng năng lực analog của Razavi, với mực nước đánh dấu AI hiện đã leo tới đâu: tầng 1 gần xong, tầng 2 còn phân vân, các tầng trên chưa với tới

Tầng 1 — Phân tích: đã gần xong. Model đời mới đạt ~90% trên chính bộ câu hỏi của Razavi.
Tầng 2 — Trực giác: đây là chỗ mình phân vân nhất. Model có thể bắt chước intuition rất giống, nhưng cái blind spot Q21 cho thấy nó vẫn là khớp-mẫu tinh vi, chưa phải hiểu.
Tầng 3 và phần sizing của tầng 4: sẽ bị nuốt, vì có SPICE làm oracle. Đây là kịch bản Bitter Lesson kinh điển.
Tầng 4 phần quyết định đánh đổi, và tầng 5 — Sáng tạo: mình nghĩ còn lâu, vì đây không phải bài toán search có oracle rẻ. Nó cần một hàm mục tiêu mà chính con người còn phải tranh luận mới định ra được.

Cho rõ: mình không hề nghĩ Bitter Lesson sẽ chừa analog ra. Nó đang gõ cửa, và nó sẽ dọn sạch những tầng thấp — đúng những việc mà một junior tốn hàng năm mới thành thạo. Điều đó đáng lo cho ai định nghĩa giá trị của mình bằng “chạy sim giỏi, size mạch nhanh”.

Nhưng nó chưa với tới được cái phần khiến Razavi kẻ ranh giới giữa designer và “SPICE monkey”: khả năng nhìn một cấu trúc và biết nó sẽ hành xử ra sao khi thực tại đá vào — cái intuition được tôi bằng những lần tape-out đau đớn mà không dataset nào chứa đủ. Và như đã nói, nó sẽ không được cho ăn đủ: bức tường moat quanh EDA, IP và PDK không phải là thứ một thế hệ model mới xô đổ được, mà là thứ được vô số công ty và quốc gia cố tình dựng lên. Đó là hai lớp khoá cộng lại — một lớp ở bản chất bài toán, một lớp ở lợi ích kinh tế — và chính lớp thứ hai mới là cái mình tin sẽ giữ chân AI lâu nhất.

Trớ trêu thay, bài học rút ra lại rất giống lời khuyên cũ: đừng thành SPICE monkey. Chỉ có điều bây giờ nó không còn là lời khuyên đạo đức nghề nghiệp nữa — nó là chiến lược sinh tồn. Phần “monkey” là phần AI đang lấy trước. Phần “designer” là phần còn lại của bạn.

Và nếu bạn hỏi mình có sợ không — mình thì thấy háo hức hơn là sợ. Một cái oracle rẻ, chạy được hàng triệu lần, biết tự gọi simulator, sẽ là cộng sự tốt nhất mà một analog engineer từng có ở tầng thấp. Việc của chúng ta là leo lên tầng mà nó chưa với tới — và ở đó, hoá ra, vẫn là chỗ nghề này vốn thú vị nhất.

B. Razavi, “Will AI Replace Analog Designers?”, IEEE Solid-State Circuits Society July Technical Webinar, 30 Jul. 2026. Khung 5 tầng: Circuit Analysis → Engineering Intuition → Topology Design → Optimization Across Topologies → Circuit Innovation. Trang sự kiện SSCS · Video (YouTube). ↩ ↩²
B. Razavi, “Analog Design Experiments With AI—Part 1 [The Analog Mind],” IEEE Solid-State Circuits Magazine, vol. 17, no. 4, pp. 11–15, Fall 2025, doi: 10.1109/MSSC.2025.3611213. ChatGPT đạt 49/120 (41%) trên 30 câu mạch 1–2 transistor, sai nhiều nhất ở nhầm NMOS/PMOS và ở các cấu trúc lệch khỏi tài liệu phổ biến. PDF (UCLA) · DOI. ↩ ↩²
Xiaomeng Wang, “Benchmarking 17 AI Models On Razavi’s Analog Design Questions,” blog.wangxm.com, Jul. 2026. Chạy lại bộ câu hỏi Part 1 & Part 2 của Razavi trên 17 cấu hình model. Fable 5 và Opus 4.8 dẫn đầu (~108/120 ở Part 1); cả 17 model cùng trượt Q21 (bẫy cascode); chỉ các model biết neo đáp án bằng ngspice mới đạt điểm tuyệt đối ở ba câu simulator-verified. Cách chạy model (harness, reasoning effort) ảnh hưởng tới điểm ngang ngửa việc chọn model. Bài viết gốc. Cùng tác giả có series “Train a Transformer on Silicon” tự thiết kế chip train transformer xuống layout 45 nm (gpdk045) — phần mở đầu. ↩ ↩² ↩³ ↩⁴
R. Sutton, “The Bitter Lesson,” 2019. Luận điểm: các phương pháp tổng quát dựa vào tìm kiếm và học ở quy mô lớn (leverage computation) rốt cuộc luôn vượt các phương pháp nhồi tri thức chuyên môn của con người. Ví dụ điển hình: cờ vua (search), cờ vây (AlphaZero self-play), nhận dạng tiếng nói, thị giác máy tính. Bản gốc. ↩